隨著科技的飛速發(fā)展，全球半導(dǎo)體市場經(jīng)歷了從PC時代到智能手機(jī)時代，再到高性能計算（HPC）時代的三次主要增長驅(qū)動力的轉(zhuǎn)變。據(jù)World Semiconductor Trade Statistics數(shù)據(jù)顯示，HPC正引領(lǐng)全球半導(dǎo)體市場規(guī)模邁向新高度，預(yù)計從2023年的5150億美元增長至2028年的8000億美元，復(fù)合年均增長率（CAGR）高達(dá)9.2%。在這一背景下，基于SerDes的Chip-to-Chip技術(shù)成為提升數(shù)據(jù)中心算力協(xié)同效率的關(guān)鍵，使得HPC集群能夠?qū)崿F(xiàn)前所未有的超大規(guī)模組網(wǎng)。
在HPC領(lǐng)域，UCIe與SerDes技術(shù)的結(jié)合為大算力芯片帶來了革命性的變化。UCIe作為統(tǒng)一的接口標(biāo)準(zhǔn)，打破了Foundry和工藝之間的壁壘，使得不同Chiplet之間的互聯(lián)成為可能，進(jìn)一步優(yōu)化了封裝成本和效率。這一技術(shù)不僅推動了Chiplet向市場化邁進(jìn)，還成為國內(nèi)外HPC芯片設(shè)計的主流選擇。晟聯(lián)科作為國內(nèi)領(lǐng)先的高速接口IP供應(yīng)商，其16G/32G UCIe IP解決方案以低延時、低功耗和高性能的特點，在HPC、數(shù)據(jù)中心、CPU及加速器等應(yīng)用場景中發(fā)揮了重要作用。
晟聯(lián)科的UCIe+SerDes高速IP解決方案在提升HPC芯片性能方面表現(xiàn)尤為突出。首先，它提供了高帶寬的數(shù)據(jù)傳輸能力，使得海量數(shù)據(jù)能夠在芯片內(nèi)部及芯片間快速流通，滿足了人工智能和高性能計算領(lǐng)域?qū)Ω咚贁?shù)據(jù)傳輸?shù)钠惹行枨?。其次，通過優(yōu)化信號傳輸路徑、減少信號失真及采用高效的時鐘同步機(jī)制，UCIe+SerDes技術(shù)實現(xiàn)了低延時，為實時數(shù)據(jù)處理和大參數(shù)模型訓(xùn)練提供了堅實的技術(shù)支撐。最后，Multi-Die設(shè)計不僅提升了良率，還使得不同Die可以靈活配置成不同的產(chǎn)品系列，進(jìn)一步降低了成本，加快了產(chǎn)品上市速度。
為了應(yīng)對HPC等大算力應(yīng)用帶來的挑戰(zhàn)，晟聯(lián)科推出了112G SerDes與光模塊配合實現(xiàn)的Chip-to-Chip高速互連方案。這一方案讓分布式運行的多Die集成為一顆高性能運行的芯片，實現(xiàn)了低延時、高速度的數(shù)據(jù)傳輸。同時，該方案支持同構(gòu)和異構(gòu)集成HPC芯片架構(gòu)，提供了優(yōu)秀的產(chǎn)品性能表現(xiàn)。
晟聯(lián)科的UCIe+SerDes高速IP互連解決方案經(jīng)過多年的研發(fā)和積累，已成為國內(nèi)少數(shù)在先進(jìn)工藝下同時支持32G UCIe和112G SerDes的高速接口IP解決方案的公司。該方案不僅實現(xiàn)了高速、低延時和長距離傳輸，還助力HPC高性能計算客戶取得了更大的創(chuàng)新。目前，晟聯(lián)科的高速SerDes IP已有超過2億條通道在全球500強客戶的芯片和設(shè)備中出貨，證明了其技術(shù)的可靠性和市場認(rèn)可度。
晟聯(lián)科作為全球高速接口IP領(lǐng)域的佼佼者，始終致力于為客戶提供專業(yè)、高效的技術(shù)支持和服務(wù)。其上海總部和研發(fā)中心匯聚了眾多行業(yè)精英，深圳、武漢等地的辦事處則為客戶提供及時、周到的本地化服務(wù)。晟聯(lián)科還擁有20多項發(fā)明專利，為客戶的技術(shù)和應(yīng)用場景提供了強有力的支持。未來，隨著技術(shù)的不斷進(jìn)步和市場的持續(xù)發(fā)展，相信晟聯(lián)科將繼續(xù)在高速接口IP領(lǐng)域發(fā)揮引領(lǐng)作用，為加速算力提供更為卓越的解決方案。
