無(wú)緣三星3nm工藝！高通驍龍8 Gen3年底登場(chǎng)

2月22日消息，博主數(shù)碼閑聊站爆料，高通年底要發(fā)布的驍龍8 Gen3仍然由臺(tái)積電代工，使用臺(tái)積電N4P工藝。爆料人Kartikey Singh也表示，高通短期內(nèi)不會(huì)回到三星懷抱，驍龍8 Gen3這次無(wú)緣三星3nm工藝。

據(jù)悉，臺(tái)積電N4P工藝相比最初的N5工藝可提升11%的性能，或者提升22％的能效、6％的晶體管密度，對(duì)比N4可將性能提升6.6％。

與此同時(shí)，N4P工藝和此前N4工藝一樣，提供了更多的PPA(功率、性能、面積)優(yōu)勢(shì)，但保持了相同的設(shè)計(jì)規(guī)則、設(shè)計(jì)基礎(chǔ)設(shè)施、SPICE模擬程序和IP。而且在N4P工藝上，臺(tái)積電通過(guò)減少掩模數(shù)量，以降低工藝的復(fù)雜性，縮短了周期，能加快晶圓生產(chǎn)速度。

至于高通為何不直接上馬臺(tái)積電3nm，業(yè)內(nèi)人士分析，相較3nm，以5nm制程為基礎(chǔ)改良的4nm制程技術(shù)相對(duì)穩(wěn)定，同時(shí)也因?yàn)橹瞥碳夹g(shù)相對(duì)成熟，使得生產(chǎn)成本相對(duì)可控，因此若以此制程生產(chǎn)高通下一款處理器，較為保險(xiǎn)。

但總體來(lái)看，4nm屬于過(guò)渡性制程工藝，3nm才是5nm后的主要節(jié)點(diǎn)，蘋(píng)果今年下半年要發(fā)布的A17芯片、M3芯片等都有可能會(huì)使用臺(tái)積電3nm工藝。