12月5日消息，在IEDM 2022(2022 IEEE國際電子器件會議)上，英特爾發(fā)布了多項突破性研究成果，繼續(xù)探索技術(shù)創(chuàng)新，以在未來十年內(nèi)持續(xù)推進摩爾定律，最終實現(xiàn)在單個封裝中集成一萬億個晶體管。
英特爾的研究人員展示了以下研究成果：3D封裝技術(shù)的新進展，可將密度再提升10倍;超越RibbonFET，用于2D晶體管微縮的新材料，包括僅三個原子厚的超薄材料；能效和存儲的新可能，以實現(xiàn)更高性能的計算；量子計算的新進展。
英特爾技術(shù)開發(fā)事業(yè)部副總裁兼組件研究與設(shè)計總經(jīng)理Gary Patton表示：“自人類發(fā)明晶體管75年來，推動摩爾定律的創(chuàng)新在不斷滿足世界指數(shù)級增長的計算需求。
在IEDM 2022，英特爾展示了其前瞻性思維和具體的研究進展，有助于突破當前和未來的瓶頸，滿足無限的計算需求，并使摩爾定律在未來繼續(xù)保持活力?！?/p>
此外，為紀念晶體管誕生75周年，英特爾執(zhí)行副總裁兼技術(shù)開發(fā)總經(jīng)理Ann Kelleher博士將于IEDM 2022主持一場全體會議。
屆時，Kelleher將概述半導體行業(yè)持續(xù)創(chuàng)新的路徑，即圍繞系統(tǒng)級戰(zhàn)略聯(lián)合整個生態(tài)系統(tǒng)，以滿足世界日益增長的計算需求并以更有效的方式實現(xiàn)創(chuàng)新，從而以摩爾定律的步伐不斷前進。
此次會議將于太平洋標準時間12月5日周一上午9點45分(北京時間12月6日周二凌晨1點45分)開始，主題為“慶祝晶體管誕生75周年!摩爾定律創(chuàng)新的演進”。
對滿足世界的無限計算需求而言，摩爾定律至關(guān)重要，因為數(shù)據(jù)量的激增和人工智能技術(shù)的發(fā)展讓計算需求在以前所未有的速度增長。
持續(xù)創(chuàng)新正是摩爾定律的基石。在過去二十年，許多里程碑式的創(chuàng)新，如應(yīng)變硅(strained silicon)、Hi-K金屬柵極(Hi-K metal gate)和FinFET晶體管，都出自英特爾組件研究團隊(Intel’s Components Research Group)。
這些創(chuàng)新在個人電腦、圖形處理器和數(shù)據(jù)中心領(lǐng)域帶來了功耗和成本的持續(xù)降低和性能的不斷增長。
英特爾組件研究團隊目前的路線圖上包含多項進一步的研究，包括RibbonFET全環(huán)繞柵極（GAA）晶體管、PowerVia背面供電技術(shù)和EMIB、Foveros Direct等突破性的封裝技術(shù)。
在IEDM 2022，英特爾的組件研究團隊展示了其在三個關(guān)鍵領(lǐng)域的創(chuàng)新進展，以實現(xiàn)摩爾定律的延續(xù)：新的3D混合鍵合(hybrid bonding)封裝技術(shù)，無縫集成芯粒;超薄2D材料，可在單個芯片上集成更多晶體管;能效和存儲的新可能，以實現(xiàn)更高性能的計算。
英特爾組件研究團隊所研發(fā)的新材料和工藝模糊了封裝和芯片制造之間的界限。
英特爾展示了將摩爾定律推進到在單個封裝中集成一萬億個晶體管的關(guān)鍵步驟，包括可將互聯(lián)密度再提升10倍的先進封裝技術(shù)，實現(xiàn)了準單片(quasi-monolithic)芯片。
英特爾還通過材料創(chuàng)新找到了可行的設(shè)計選擇，使用厚度僅三個原子的新型材料，從而超越RibbonFET，推動晶體管尺寸的進一步縮小。
英特爾通過下一代3D封裝技術(shù)實現(xiàn)準單片芯片：
與IEDM 2021上公布的成果相比，英特爾在IEDM 2022上展示的最新混合鍵合研究將功率密度和性能又提升了10倍。
通過混合鍵合技術(shù)將互連間距繼續(xù)微縮到3微米(去年還是10微米，現(xiàn)在縮小了超過3倍)，英特爾實現(xiàn)了與單片式系統(tǒng)級芯片(system-on-chip)連接相似的互連密度和帶寬(相比去年論文提到的互聯(lián)密度提升了10倍)。此外，混合鍵合技術(shù)還支持多個小芯片直堆疊。
英特爾探索通過超薄“2D”材料，在單個芯片上集成更多晶體管：
英特爾展示了一種全環(huán)繞柵極堆疊式納米片結(jié)構(gòu)，使用了厚度僅3個原子的2D通道材料，同時在室溫下實現(xiàn)了近似理想的低漏電流雙柵極結(jié)構(gòu)晶體管開關(guān)。這是堆疊GAA晶體管和超越硅材料的固有限制所需的兩項關(guān)鍵性突破。
目前的芯片材料，如硅，是由三維晶體組成，這意味著原子在所有三個維度上都鍵合在一起，因此對微縮提出了基本的限制。相比之下，2D材料很有吸引力，因為所有原子都粘在一個平面上。
目前的GAA設(shè)計由堆疊的水平硅納米片組成，每個納米片完全被一個門包圍。
這種“環(huán)繞柵極”(GAA)技術(shù)可減少電壓泄漏，從而防止關(guān)閉晶體管。隨著晶體管的縮小，這正變得越來越成為一個問題——即柵極在三面環(huán)繞溝道時，正如我們在鰭式場效應(yīng)晶體管中看到的那樣。
英特爾將其 GAA 設(shè)計命名為 RibbonFET，計劃于 2024 年上半年量產(chǎn)。然而，超越RibbonFET將需要進一步的創(chuàng)新，而這項2D材料研究符合潛在創(chuàng)新要求。
英特爾的論文描述了一種新的環(huán)繞柵極(GAA)堆疊納米片結(jié)構(gòu)，其通道材料(納米片/納米帶)采用的是厚度僅為3個原子的2D材料，可以在室溫下以低泄漏電流工作。
2D 通道材料的薄型使得建立與納米帶的電氣連接成為一項艱巨的任務(wù)，因此英特爾的研究人員還展示了對2D材料的電接觸拓撲結(jié)構(gòu)(electrical contact topologies)的首次全面分析，為打造高性能、可擴展的晶體管通道進一步鋪平道路。
為了實現(xiàn)更高性能的計算，英特爾帶來了能效和存儲的新可能：
通過開發(fā)可垂直放置在晶體管上方的存儲器，英特爾重新定義了微縮技術(shù)，從而更有效地利用芯片面積。
英特爾在業(yè)內(nèi)率先展示了性能可媲美傳統(tǒng)鐵電溝槽電容器(ferroelectric trench capacitors)的3D堆疊型鐵電電容器(stacked ferroelectric capacitors)，可用于在邏輯芯片上構(gòu)建鐵電存儲器(FeRAM)。
這項技術(shù)最令人印象深刻的方面是，鐵電溝槽電容器可以垂直堆疊在晶體管頂部的邏輯芯片上。
這使得存儲器能夠分層在邏輯元件之上，而不是像我們在其他類型的嵌入式存儲器中看到的那樣，如用于L1和L2緩存的SRAM，位于其自己的獨特區(qū)域。
這種業(yè)界首創(chuàng)的器件級模型，可定位鐵電氧化器件(ferroelectric hafnia devices)的混合相位和缺陷，標志著英特爾在支持行業(yè)工具以開發(fā)新型存儲器和鐵電晶體管方面取得了重大進展。
鐵電存儲器還具有與NAND閃存類似的功能，即在通常僅存儲1bit的結(jié)構(gòu)中存儲多bit數(shù)據(jù)的能力。
在這種情況下，英特爾展示了每個溝槽存儲4bit的能力。當然，這種方法將增加帶寬和內(nèi)存密度，同時減少延遲，產(chǎn)生更大、更快的片上緩存。
英特爾正在為打造300毫米硅基氮化鎵晶圓(GaN-on-silicon wafers)開辟一條可行的路徑，從而讓世界離超越5G和電源能效問題的解決更進一步。英特爾在這一領(lǐng)域所取得的突破，實現(xiàn)了比行業(yè)標準高20倍的增益，并在高性能供電指標上打破了行業(yè)記錄。
英特爾正在超高能效技術(shù)上取得突破，特別是在斷電情況下也能保留數(shù)據(jù)的晶體管。對于三個阻礙該技術(shù)在室溫下完全實現(xiàn)并投入使用的障礙，英特爾的研究人員已經(jīng)解決其中兩個。
英特爾繼續(xù)引入新的物理學概念，制造用于量子計算的性能更強的量子位：
英特爾的研究人員加深了對各種界面缺陷(interface defects)的認識，這些缺陷可能會成為影響量子數(shù)據(jù)的環(huán)境干擾(environmental disturbances)，從而找到了儲存量子信息的更好方法。
Intel 18A提前到2024下半年量產(chǎn)
據(jù)英特爾最新對外公布的信息顯示，Intel 4nm芯片已準備投產(chǎn)，它將用于包括Meteor Lake(14代酷睿流星湖)處理器、ASIC網(wǎng)絡(luò)產(chǎn)品等。
同時，Intel 3nm、20A(2nm，其中A代表埃米，1nm=10埃米，下同)、18A(1.8nm)進展一切順利，甚至還略有提前。
其中Intel 3nm將在明年下半年投產(chǎn)，用于Granite Rapids和Sierra Forest數(shù)據(jù)中心產(chǎn)品。
Intel 20A計劃2024上半年準備投產(chǎn)，首發(fā)Arrow Lake(15代酷睿)客戶端處理器，Intel 18A提前到2024下半年就緒，分別用在下一代酷睿和數(shù)據(jù)中心產(chǎn)品上。
