在晶體管誕生75周年之際，英特爾在IEDM 2022上宣布將把封裝技術(shù)的密度再提升10倍，并使用厚度僅三個(gè)原子的新材料推進(jìn)晶體管微縮。
在IEDM 2022(2022 IEEE國(guó)際電子器件會(huì)議)上，英特爾發(fā)布了多項(xiàng)突破性研究成果，繼續(xù)探索技術(shù)創(chuàng)新，以在未來十年內(nèi)持續(xù)推進(jìn)摩爾定律，最終實(shí)現(xiàn)在單個(gè)封裝中集成一萬億個(gè)晶體管。英特爾的研究人員展示了以下研究成果：3D封裝技術(shù)的新進(jìn)展，可將密度再提升10倍;超越RibbonFET，用于2D晶體管微縮的新材料，包括僅三個(gè)原子厚的超薄材料;能效和存儲(chǔ)的新可能，以實(shí)現(xiàn)更高性能的計(jì)算;量子計(jì)算的新進(jìn)展。
英特爾技術(shù)開發(fā)事業(yè)部副總裁兼組件研究與設(shè)計(jì)總經(jīng)理Gary Patton表示：“自人類發(fā)明晶體管75年來，推動(dòng)摩爾定律的創(chuàng)新在不斷滿足世界指數(shù)級(jí)增長(zhǎng)的計(jì)算需求。在IEDM 2022，英特爾展示了其前瞻性思維和具體的研究進(jìn)展，有助于突破當(dāng)前和未來的瓶頸，滿足無限的計(jì)算需求，并使摩爾定律在未來繼續(xù)保持活力?！?/p>
此外，為紀(jì)念晶體管誕生75周年，英特爾執(zhí)行副總裁兼技術(shù)開發(fā)總經(jīng)理Ann Kelleher博士將于IEDM 2022主持一場(chǎng)全體會(huì)議。屆時(shí)，Kelleher將概述半導(dǎo)體行業(yè)持續(xù)創(chuàng)新的路徑，即圍繞系統(tǒng)級(jí)戰(zhàn)略聯(lián)合整個(gè)生態(tài)系統(tǒng)，以滿足世界日益增長(zhǎng)的計(jì)算需求并以更有效的方式實(shí)現(xiàn)創(chuàng)新，從而以摩爾定律的步伐不斷前進(jìn)。此次會(huì)議將于太平洋標(biāo)準(zhǔn)時(shí)間12月5日周一上午9點(diǎn)45分(北京時(shí)間12月6日周二凌晨1點(diǎn)45分)開始，主題為“慶祝晶體管誕生75周年!摩爾定律創(chuàng)新的演進(jìn)”。
對(duì)滿足世界的無限計(jì)算需求而言，摩爾定律至關(guān)重要，因?yàn)閿?shù)據(jù)量的激增和人工智能技術(shù)的發(fā)展讓計(jì)算需求在以前所未有的速度增長(zhǎng)。
持續(xù)創(chuàng)新正是摩爾定律的基石。在過去二十年，許多里程碑式的創(chuàng)新，如應(yīng)變硅(strained silicon)、Hi-K金屬柵極(Hi-K metal gate)和FinFET晶體管，都出自英特爾組件研究團(tuán)隊(duì)(Intel’s Components Research Group)。這些創(chuàng)新在個(gè)人電腦、圖形處理器和數(shù)據(jù)中心領(lǐng)域帶來了功耗和成本的持續(xù)降低和性能的不斷增長(zhǎng)。英特爾組件研究團(tuán)隊(duì)目前的路線圖上包含多項(xiàng)進(jìn)一步的研究，包括RibbonFET全環(huán)繞柵極(GAA)晶體管、PowerVia背面供電技術(shù)和EMIB、Foveros Direct等突破性的封裝技術(shù)。
在IEDM 2022，英特爾的組件研究團(tuán)隊(duì)展示了其在三個(gè)關(guān)鍵領(lǐng)域的創(chuàng)新進(jìn)展，以實(shí)現(xiàn)摩爾定律的延續(xù)：新的3D混合鍵合(hybrid bonding)封裝技術(shù)，無縫集成芯粒;超薄2D材料，可在單個(gè)芯片上集成更多晶體管;能效和存儲(chǔ)的新可能，以實(shí)現(xiàn)更高性能的計(jì)算。
英特爾組件研究團(tuán)隊(duì)所研發(fā)的新材料和工藝模糊了封裝和芯片制造之間的界限。英特爾展示了將摩爾定律推進(jìn)到在單個(gè)封裝中集成一萬億個(gè)晶體管的關(guān)鍵步驟，包括可將互聯(lián)密度再提升10倍的先進(jìn)封裝技術(shù)，實(shí)現(xiàn)了準(zhǔn)單片(quasi-monolithic)芯片。英特爾還通過材料創(chuàng)新找到了可行的設(shè)計(jì)選擇，使用厚度僅三個(gè)原子的新型材料，從而超越RibbonFET，推動(dòng)晶體管尺寸的進(jìn)一步縮小。
英特爾通過下一代3D封裝技術(shù)實(shí)現(xiàn)準(zhǔn)單片芯片：
與IEDM 2021上公布的成果相比，英特爾在IEDM 2022上展示的最新混合鍵合研究將功率密度和性能又提升了10倍。
通過混合鍵合技術(shù)將互連間距繼續(xù)微縮到3微米，英特爾實(shí)現(xiàn)了與單片式系統(tǒng)級(jí)芯片(system-on-chip)連接相似的互連密度和帶寬。
英特爾探索通過超薄“2D”材料，在單個(gè)芯片上集成更多晶體管：
英特爾展示了一種全環(huán)繞柵極堆疊式納米片結(jié)構(gòu)，使用了厚度僅三個(gè)原子的2D通道材料，同時(shí)在室溫下實(shí)現(xiàn)了近似理想的低漏電流雙柵極結(jié)構(gòu)晶體管開關(guān)。這是堆疊GAA晶體管和超越硅材料的固有限制所需的兩項(xiàng)關(guān)鍵性突破。
研究人員還展示了對(duì)2D材料的電接觸拓?fù)浣Y(jié)構(gòu)(electrical contact topologies)的首次全面分析，為打造高性能、可擴(kuò)展的晶體管通道進(jìn)一步鋪平道路。
為了實(shí)現(xiàn)更高性能的計(jì)算，英特爾帶來了能效和存儲(chǔ)的新可能：
通過開發(fā)可垂直放置在晶體管上方的存儲(chǔ)器，英特爾重新定義了微縮技術(shù)，從而更有效地利用芯片面積。英特爾在業(yè)內(nèi)率先展示了性能可媲美傳統(tǒng)鐵電溝槽電容器(ferroelectric trench capacitors)的堆疊型鐵電電容器(stacked ferroelectric capacitors)，可用于在邏輯芯片上構(gòu)建鐵電存儲(chǔ)器(FeRAM)。
業(yè)界首創(chuàng)的器件級(jí)模型，可定位鐵電氧化器件(ferroelectric hafnia devices)的混合相位和缺陷，標(biāo)志著英特爾在支持行業(yè)工具以開發(fā)新型存儲(chǔ)器和鐵電晶體管方面取得了重大進(jìn)展。
英特爾正在為打造300毫米硅基氮化鎵晶圓(GaN-on-silicon wafers)開辟一條可行的路徑，從而讓世界離超越5G和電源能效問題的解決更進(jìn)一步。英特爾在這一領(lǐng)域所取得的突破，實(shí)現(xiàn)了比行業(yè)標(biāo)準(zhǔn)高20倍的增益，并在高性能供電指標(biāo)上打破了行業(yè)記錄。
英特爾正在超高能效技術(shù)上取得突破，特別是在斷電情況下也能保留數(shù)據(jù)的晶體管。對(duì)于三個(gè)阻礙該技術(shù)在室溫下完全實(shí)現(xiàn)并投入使用的障礙，英特爾的研究人員已經(jīng)解決其中兩個(gè)。
英特爾繼續(xù)引入新的物理學(xué)概念，制造用于量子計(jì)算的性能更強(qiáng)的量子位：
英特爾的研究人員加深了對(duì)各種界面缺陷(interface defects)的認(rèn)識(shí)，這些缺陷可能會(huì)成為影響量子數(shù)據(jù)的環(huán)境干擾(environmental disturbances)，從而找到了儲(chǔ)存量子信息的更好方法。
