ITBear旗下自媒體矩陣:

臺積電突破技術(shù)壁壘:2nm芯片研發(fā)成功,晶體管功耗大幅降低!

   時間:2024-10-06 11:42:47 來源:ITBEAR編輯:快訊團(tuán)隊(duì) 發(fā)表評論無障礙通道

據(jù)業(yè)界預(yù)測,相較于現(xiàn)行的N3E工藝,N2工藝有望在維持相同功耗的情況下,實(shí)現(xiàn)10%至15%的性能躍升。若以相同運(yùn)行頻率為基準(zhǔn),新制程則能減少25%至30%的能耗,同時提升15%的晶體管密度。

市場觀察家指出,盡管臺積電2nm晶圓的預(yù)估價格攀升至3萬美元以上,超越早先2.5萬美元的預(yù)期,且顯著高于目前3nm晶圓的1.85萬至2萬美元價格區(qū)間,但考慮到技術(shù)突破與成本投入,這一價格定位仍屬合理。每位客戶的實(shí)際報價將視訂單規(guī)模與合作深度而定,因此市場所見的3萬美元價格僅作為參考。

為滿足對2nm技術(shù)的旺盛需求,臺積電正不斷加大研發(fā)投入,并推進(jìn)生產(chǎn)線建設(shè)工作。新工藝預(yù)計(jì)將引入更復(fù)雜的EUV光刻技術(shù),甚至可能采用雙重曝光工藝,這無疑會增加生產(chǎn)成本。

臺積電已規(guī)劃在2025年下半年啟動N2工藝的量產(chǎn),并有望在2026年前將首批2nm芯片交付客戶手中。業(yè)界普遍預(yù)期,科技巨頭蘋果將成為這一先進(jìn)技術(shù)的首批受益者之一。

舉報 0 收藏 0 打賞 0評論 0
 
 
更多>同類資訊
全站最新
熱門內(nèi)容
網(wǎng)站首頁  |  關(guān)于我們  |  聯(lián)系方式  |  版權(quán)聲明  |  RSS訂閱  |  開放轉(zhuǎn)載  |  滾動資訊  |  爭議稿件處理  |  English Version