【ITBEAR】8月13日消息，SK海力士的研究員Seo Jae-Wook在韓國水原當(dāng)?shù)貢r間12日舉行的學(xué)術(shù)會議上透露，為了緩解成本壓力，公司正考慮轉(zhuǎn)向4F2或3D結(jié)構(gòu)的DRAM內(nèi)存。
Seo Jae-Wook指出，從1c DRAM開始，EUV光刻的成本急劇上升，現(xiàn)在已經(jīng)到了需要重新評估這種制造方式經(jīng)濟性的時刻。他進一步提到，SK海力士也在探討是否應(yīng)從下一代產(chǎn)品開始，轉(zhuǎn)向采用垂直柵極（VG）或3D DRAM技術(shù)。
據(jù)ITBEAR了解，Seo Jae-Wook所提到的VG DRAM，即4F2 DRAM，三星電子稱其為VCT（垂直通道晶體管）DRAM，這是一種新型的垂直構(gòu)建單元結(jié)構(gòu)的內(nèi)存。這種結(jié)構(gòu)的DRAM通過從下到上依次放置源極、柵極、漏極和電容，相較于現(xiàn)有的6F2 DRAM，能夠減少約30%的芯片面積。Seo Jae-Wook預(yù)計，VG DRAM將在0a nm節(jié)點后開始量產(chǎn)。
三星電子、SK海力士、美光這三大原廠即將在2024~2025年推出采用EUV光刻的1c nm DRAM。然而，從下一代1d nm節(jié)點開始，先進內(nèi)存將使用EUV多重曝光技術(shù)，這將導(dǎo)致生產(chǎn)流程中EUV光刻環(huán)節(jié)的成本大幅提升。Seo Jae-Wook表示，通過采用VG或3D DRAM結(jié)構(gòu)，內(nèi)存的EUV光刻成本可以降低到傳統(tǒng)6F2 DRAM的一半以下。不過，他也提到，VG DRAM雖然能在接下來的1~2代工藝中維持較低的光刻成本，但之后EUV成本將再次急劇上升；而3D DRAM路線則需要大規(guī)模投資沉積與蝕刻設(shè)備。
