臺積電近日在歐洲開放創(chuàng)新平臺論壇上透露了一項重要進展，其超大版本的CoWoS封裝技術(shù)正穩(wěn)步進入認(rèn)證階段。這項技術(shù)的推出，標(biāo)志著臺積電在封裝領(lǐng)域的又一次重大突破。
據(jù)悉，該技術(shù)的核心優(yōu)勢在于其強大的中介層集成能力，能夠支持多達(dá)9個光罩尺寸，并搭載12個高性能的HBM4內(nèi)存堆棧。這一設(shè)計旨在滿足市場上對極致性能需求的追求，為高端計算和應(yīng)用場景提供強有力的支持。
然而，實現(xiàn)這一技術(shù)的過程并非易事。即便是較小的5.5個光罩尺寸配置，也需要超過100 x 100毫米的基板面積，這已經(jīng)接近了OAM 2.0標(biāo)準(zhǔn)尺寸的上限。若要達(dá)到9個光罩尺寸的極限，基板尺寸更是需要突破120 x 120毫米，這無疑對現(xiàn)有的技術(shù)框架構(gòu)成了嚴(yán)峻的挑戰(zhàn)。
這一變革不僅影響到了系統(tǒng)設(shè)計的整體布局，也對數(shù)據(jù)中心的配套支持系統(tǒng)提出了更高的要求。特別是在電源管理和散熱效率方面，需要進行更為精細(xì)的考量和優(yōu)化，以確保系統(tǒng)的穩(wěn)定運行和高效性能。
臺積電還表示，希望采用其先進封裝方法的公司能夠進一步利用系統(tǒng)集成芯片（SoIC）技術(shù)，通過垂直堆疊邏輯芯片來提高晶體管數(shù)量和性能。借助9個光罩尺寸的CoWoS封裝技術(shù)，臺積電預(yù)計客戶將能夠在2nm芯片之上再疊加1.6nm芯片，從而實現(xiàn)更加卓越的性能表現(xiàn)。
