9 月 16 日，展銳“UP?2021 展銳線上生態(tài)峰會”正式舉行。在上午舉行的高峰論壇上，臺積電中國區(qū)業(yè)務(wù)發(fā)展副總經(jīng)理陳平博士發(fā)表了題為《先進工藝助力 5G 發(fā)展》的演講，分享了先進工藝發(fā)展趨勢，并強調(diào) 3D 系統(tǒng)集成將成為先進工藝的重要組成部分。
2020 年以來，包括手機通訊、AI、云計算等先進技術(shù)已全面進入人們的生活、工作，以及能源制造、交通、醫(yī)療、教育、娛樂等領(lǐng)域。而支撐這些技術(shù)的核心即為半導(dǎo)體技術(shù)，這也使得半導(dǎo)體成為了現(xiàn)代智能化社會的基石和必需品。
陳平博士指出，在 5G 領(lǐng)域，對芯片的共同需求是高能效比和高集成度，其決定了手機的使用時間、基站的運營成本等等。而這些需求只有先進工藝才能滿足。隨著系統(tǒng)應(yīng)用的不斷升級，對能效比和集成度不斷提出了更高的要求。只有通過不斷的工藝微縮才能不斷改進芯片的 PPA(Performane Power Area)。
在過去的十幾年里，光刻技術(shù)一度限制了工藝微縮的發(fā)展，EUV 技術(shù)的突破打破了這一瓶頸，使得工藝微縮得以繼續(xù)向前延伸。臺積電從 7nm 開始引入 EUV 技術(shù)，目前在 7nm、6nm、5nm 節(jié)點上積累了大量量產(chǎn)經(jīng)驗和記錄，工藝已經(jīng)非常穩(wěn)定和成熟。今后隨著 NA EUV 技術(shù)的導(dǎo)入，在 2nm 以下甚至 1nm 的圖形定義問題也將得到解決。
光刻技術(shù)以外，陳平博士表示，器件結(jié)構(gòu)和材料特性是工藝微縮的另外兩大挑戰(zhàn)，器件微小化的趨勢決定了這兩大領(lǐng)域必須有革命性的改變。在此基礎(chǔ)上，器件結(jié)構(gòu)將從 FinFET 轉(zhuǎn)向 nanosheet 或 GAA 結(jié)構(gòu)，器件材料方面近年來也看到了諸多創(chuàng)新和突破。
不過，陳平博士表示，隨著數(shù)字化時代數(shù)據(jù)量的快速增加，SoC 上的微縮已不足以滿足系統(tǒng)發(fā)展的需要。3D 系統(tǒng)的引入將使得在 SoC 工藝基礎(chǔ)上大幅擴展集成度，實現(xiàn)所謂的 Chiplet，同時，2.5D 和 3D 工藝可以幫助實現(xiàn)異構(gòu)集成，讓邏輯芯片和存儲芯片得以方便地集成在一起。因此，2.5D 和 3D 系統(tǒng)集成已成為先進工藝的有機組成部分。
展望未來，陳平博士認為在先進工藝的發(fā)展有三大趨勢：一是 CMOS 的微縮將持續(xù)發(fā)展和延伸，二是 3D 系統(tǒng)集成將成為先進工藝的重要組成部分，三是在系統(tǒng)層面上軟硬件的協(xié)同優(yōu)化設(shè)計已成為必須。
