早在 2018 年的三星技術(shù)日活動上，賽靈思（Xilinx）就已經(jīng)宣布了與該公司合作開發(fā)基于 FPGA、結(jié)合了計(jì)算加速器功能的智能固態(tài)存儲驅(qū)動器（SmartSSD）。在早期展示的概念驗(yàn)證原型上，其采用了 PCIe 轉(zhuǎn)接卡的方案，以將三星 SSD 和賽靈思的 FPGA 模塊整合到一起。最新消息是，該項(xiàng)目已發(fā)展出大容量 + U.2 驅(qū)動器外形的版本，獲得了客戶認(rèn)可并做好了上市的準(zhǔn)備。
據(jù)悉，三星 SmartSSD CSD 囊括了高端 PCIe Gen 3 企業(yè)級固態(tài)存儲驅(qū)動器的所有特性，輔以賽靈思 Kintex Ultrascale+(16nm)系列中最大的 FPGA 和 4GB 專屬 DDR4 內(nèi)存。
值得一提的是，SmartSSD CSD 可將 FPGA 的一部分用戶 PCIe 交換。此外在主機(jī)系統(tǒng)中，兩者也是作為單獨(dú)的 PCIe 節(jié)點(diǎn)來呈現(xiàn)的。并且所有進(jìn)出 SSD 的流量，首要首先被 FPGA 路由一遍。
在配備了數(shù)十個高速、大容量 SSD 的服務(wù)器上，想要充分利用所有存儲和數(shù)據(jù)，可能遭遇 CPU 算力和 IO 帶寬方面的瓶頸。而將計(jì)算資源與 SSD 結(jié)合的方法，意味著容量和帶寬可隨驅(qū)動器的數(shù)量擴(kuò)展而一并增長。
此外可將計(jì)算任務(wù)分流到存儲設(shè)備上的一個經(jīng)典示例，就是壓縮和解密。結(jié)合可重新配置的 FPGA 加速器，顯然有助于客戶更好地處理多范圍任務(wù)。
賽靈思表示，其一直在建立用于加速存儲器的 IP 庫。作為該公司 Vitis 構(gòu)件庫和一站式存儲服務(wù)解決方案的一部分，客戶可將其與 SmartSSD CSD 一同使用。
至于三星，該公司已同 Bigstream 合作落實(shí)了 Apache Spark 分析加速。而且那些為賽靈思 Alveo 加速卡開發(fā)的第三方 IP，也可輕松移植到通用的 FPGA 底層平臺。
最后，SmartSSD CSD 由三星制造、并由賽靈思負(fù)責(zé)銷售。目前已有 3.84TB 的版本，后續(xù)應(yīng)該還會推出更多細(xì)分型號。
