ITBear旗下自媒體矩陣:

臺(tái)積電確認(rèn)正研發(fā)3nm和4nm工藝:功耗降低30%、2022年量產(chǎn)

   時(shí)間:2020-08-25 09:20:32 來(lái)源:快科技編輯:星輝 發(fā)表評(píng)論無(wú)障礙通道

在臺(tái)積電第26屆技術(shù)研討會(huì)上,臺(tái)積電不僅確認(rèn)5nm、6nm已在量產(chǎn)中,且5nm還將在明年推出N5P增強(qiáng)版外,更先進(jìn)的3nm、4nm也一并公布。

3nm是5nm的自然迭代,4nm理論上說(shuō)是5nm的終極改良。

技術(shù)指標(biāo)方面,3nm(N3)將在明年晚些時(shí)候風(fēng)險(xiǎn)試產(chǎn),2022年投入大規(guī)模量產(chǎn)。相較于5nm,3nm將可以帶來(lái)25~30%的功耗減少、10~15%的性能提升。

4nm(N4)同樣定于明年晚些時(shí)候風(fēng)險(xiǎn)試產(chǎn),2022年量產(chǎn)。對(duì)于臺(tái)積電N5客戶來(lái)說(shuō),將能非常平滑地過(guò)渡到N4,也就是流片成本大大降低、進(jìn)度大大加快。

當(dāng)然,臺(tái)積電不是唯一一家3nm廠商,三星的雄心更大,明年就想把3nm推向市場(chǎng)。而且在核心技術(shù)方面,三星的3nm將改用Gate-All-Around(GAA,環(huán)繞柵極晶體管),臺(tái)積電則是堅(jiān)守FinFET(鰭式場(chǎng)效應(yīng)晶體管)。

三星比較雞賊,3nm對(duì)比的是7nm,號(hào)稱(chēng)可將核心面積減少45%,功耗降低50%,性能提升35%。

臺(tái)積電確認(rèn)正研發(fā)3nm和4nm工藝:功耗降低30%、2022年量產(chǎn)
舉報(bào) 0 收藏 0 打賞 0評(píng)論 0
 
 
更多>同類(lèi)資訊
全站最新
熱門(mén)內(nèi)容
網(wǎng)站首頁(yè)  |  關(guān)于我們  |  聯(lián)系方式  |  版權(quán)聲明  |  RSS訂閱  |  開(kāi)放轉(zhuǎn)載  |  滾動(dòng)資訊  |  爭(zhēng)議稿件處理  |  English Version