據(jù)外媒報(bào)道，印度電子與信息技術(shù)部部長(zhǎng) Rajeev Chandrasekhar 日前對(duì)外公布了“數(shù)字印度 RISC-V 處理器”(DIR-V)發(fā)展規(guī)劃，目標(biāo)是基于開(kāi)源 RISC-V 架構(gòu)自主研發(fā)微處理器，并在 2023 年 12 月前實(shí)現(xiàn)流片。
Chandrasekhar 表示，DIR-V 計(jì)劃將整合研究機(jī)構(gòu)與國(guó)內(nèi)外企業(yè)資源，電子與信息技術(shù)部還將加入 RISC-V 基金會(huì)，將印度打造為 RISC-V 技術(shù)與產(chǎn)業(yè)的全球性高地。
報(bào)道顯示，印度機(jī)構(gòu)目前正在開(kāi)展 SHAKTI 和 VEGA 兩款 RISC-V 處理器設(shè)計(jì)，前者有望得到英特爾代工服務(wù)支持，以 22 納米工藝制造。
