3月份，Intel、臺(tái)積電、三星、日月光、AMD、ARM、高通、Google、微軟、Meta(Facebook)等行業(yè)巨頭聯(lián)合，推出了全新的通用芯片互聯(lián)標(biāo)準(zhǔn)——UCle。
幾乎同一時(shí)間，中國(guó)芯片廠商芯動(dòng)科技(Innosilicon)宣布，率先推出國(guó)產(chǎn)自主研發(fā)的物理層兼容UCIe國(guó)際標(biāo)準(zhǔn)的IP解決方案“Innolink Chiplet”，是國(guó)內(nèi)首套跨工藝、跨封裝的Chiplet連接解決方案。
根據(jù)芯動(dòng)科技官方最新消息，該方案已經(jīng)在先進(jìn)工藝上量產(chǎn)驗(yàn)證成功!
Chiplet(小芯片/芯粒)技術(shù)的核心是多芯粒(Die-to-Die)互聯(lián)，利用更短距離、更低功耗、更高密度的芯片裸Die間連接方式，突破單晶片(monolithic)的性能和良率瓶頸，降低大規(guī)模芯片的開(kāi)發(fā)時(shí)間、成本、風(fēng)險(xiǎn)，實(shí)現(xiàn)異構(gòu)復(fù)雜高性能SoC的集成，滿足不同廠商的芯粒之間的互聯(lián)需求，達(dá)到產(chǎn)品的最佳性能和長(zhǎng)生命周期。
Intel、AMD、NVIDIA、蘋(píng)果等新品巨頭都有了此類(lèi)產(chǎn)品，臺(tái)積電等代工廠商也在推進(jìn)相關(guān)工藝技術(shù)，但實(shí)現(xiàn)路徑、技術(shù)標(biāo)準(zhǔn)各不相同。
UCIe標(biāo)準(zhǔn)就是把它們統(tǒng)一起來(lái)，實(shí)現(xiàn)不同IP芯粒之間的高速互聯(lián)，將芯片設(shè)計(jì)公司、EDA設(shè)計(jì)廠商、代工廠商、封測(cè)廠商等上下游產(chǎn)業(yè)鏈聯(lián)合在一起。
芯動(dòng)科技稱，自己在Chiplet技術(shù)領(lǐng)域積累了大量的客戶應(yīng)用需求經(jīng)驗(yàn)，并且和臺(tái)積電、Intel、三星、美光等業(yè)界領(lǐng)軍企業(yè)有密切的技術(shù)溝通和合作探索，兩年前就開(kāi)始了Innolink的研發(fā)工作，率先明確Innolink B/C基于DDR的技術(shù)路線，2020年首次向業(yè)界公開(kāi)Innolink A/B/C技術(shù)。
Innolink的物理層與UCIe的標(biāo)準(zhǔn)保持一致，成為國(guó)內(nèi)首發(fā)、世界領(lǐng)先的自主UCIe Chiplet解決方案。
Innolink Chiplet的設(shè)計(jì)思路和技術(shù)特點(diǎn)：
1、業(yè)界很多公司認(rèn)為，Chiplet跨工藝、跨封裝的特性，會(huì)使其面臨復(fù)雜的信號(hào)衰減路徑，所以普遍使用SerDes差分技術(shù)以應(yīng)對(duì)這一問(wèn)題。
芯動(dòng)科技則認(rèn)為，相較于SerDes路線，DDR技術(shù)更適合Chiplet互聯(lián)和典型應(yīng)用，而且不同封裝場(chǎng)景需要用到不同的DDR技術(shù)方案，為此提供基于GDDR6/LPDDR5技術(shù)的高速、高密度、高帶寬連接方案。
2、Chiplet互連在短距PCB、基板、中介層上連接時(shí)，路徑短、干擾少、信號(hào)完整性好，采用DDR技術(shù)路線在延時(shí)功耗、帶寬密度上更具優(yōu)勢(shì)。
3、標(biāo)準(zhǔn)封裝使用MCM傳統(tǒng)基板作為Chiplet互聯(lián)的介質(zhì)，成本低特點(diǎn)，是對(duì)成本較為敏感的Chiplet應(yīng)用場(chǎng)景首選;Interposer中介層等先進(jìn)封裝具備密度高、良品率低、成本高等特點(diǎn)，是對(duì)價(jià)格不敏感的高性能應(yīng)用場(chǎng)景首選。
UCIe定義正式發(fā)布前，Innolink-B/C就提前實(shí)現(xiàn)了這兩種封裝場(chǎng)景的應(yīng)用，驗(yàn)證了對(duì)市場(chǎng)前景和Chiplet技術(shù)趨勢(shì)的準(zhǔn)確判斷。
4、針對(duì)長(zhǎng)距離PCB、線纜的Chiplet連接，Innolink-A提供基于SerDes差分信號(hào)的連接方案，以補(bǔ)償長(zhǎng)路徑的信號(hào)衰減。
5、總的來(lái)看，Innolink-A/B/C實(shí)現(xiàn)了跨工藝、跨封裝的Chiplet量產(chǎn)方案，同時(shí)還提供封裝設(shè)計(jì)、可靠性驗(yàn)證、信號(hào)完整性分析、DFT、熱仿真、測(cè)試方案等整套解決方案。
圖中顯示UCIe分為三個(gè)層次，分別是Protocol Layer協(xié)議層、die to die Adapter互聯(lián)層、Physical Layer物理層，其中協(xié)議層就是常用的PCIE、CXL等上層協(xié)議，底層的Die to Die和PHY物理層，則是和Innolink同樣的實(shí)現(xiàn)方式。
最后是Innolink Chiplet內(nèi)部實(shí)現(xiàn)的基礎(chǔ)技術(shù)：
18Gbps GDDR6單端信號(hào)量產(chǎn)驗(yàn)證
21Gbps PAM4 DQ眼圖
HBM3 6.4Gbps高速眼圖
全球首個(gè)GDDR6/6X combo IP量產(chǎn)
32/56G SerDes眼圖
風(fēng)華1號(hào)4K高性能GPU應(yīng)用Innolink Chiplet實(shí)現(xiàn)性能翻倍
先進(jìn)封裝信號(hào)完整性分析
封裝熱效應(yīng)仿真
去年11月底，芯動(dòng)科技正式發(fā)布了國(guó)產(chǎn)顯卡GPU——“風(fēng)華1號(hào)”，面向桌面、服務(wù)器市場(chǎng)，分別是中國(guó)第一款支持4K高性能信創(chuàng)的桌面顯卡GPU、中國(guó)第一款服務(wù)器級(jí)顯卡GPU，實(shí)現(xiàn)了兩大應(yīng)用場(chǎng)景從0到1的突破。
它實(shí)現(xiàn)了國(guó)產(chǎn)顯卡的多個(gè)第一，比如第一次渲染能力達(dá)到5-10TFlops，第一次圖形API達(dá)到OpenGL 4.0以上并能實(shí)際演示Benchmark，第一次支持多路渲染+編解碼+AI服務(wù)，第一次支持硬件虛擬化和chiplet可延展，等等。
風(fēng)華1號(hào)的架構(gòu)授權(quán)來(lái)自Imagination，而且會(huì)持續(xù)合作，持續(xù)獲得授權(quán)。
