在近日舉行的國(guó)際電子器件會(huì)議（IEDM）2024上，臺(tái)積電隆重揭曉了其備受矚目的2納米（nm）工藝技術(shù)的詳細(xì)規(guī)格與創(chuàng)新亮點(diǎn)。與先前的3nm工藝相比，這項(xiàng)新工藝在晶體管密度上實(shí)現(xiàn)了15%的顯著增長(zhǎng)，同時(shí)，在維持相同功耗水平下，性能提升了15%；反之，在性能不變的情況下，功耗降低了24%至35%的范圍。
臺(tái)積電此次突破性地在2nm工藝中引入了全環(huán)繞柵極（GAA）納米片晶體管技術(shù)，這一革命性的設(shè)計(jì)優(yōu)化了電流通道的寬度，從而實(shí)現(xiàn)了性能與能效之間的完美平衡。GAA技術(shù)的應(yīng)用標(biāo)志著臺(tái)積電在半導(dǎo)體制造技術(shù)上的又一重大飛躍。
為了進(jìn)一步提升工藝效率，臺(tái)積電還引入了NanoFlex DTCO（設(shè)計(jì)技術(shù)聯(lián)合優(yōu)化）方法，該方法使得能夠開(kāi)發(fā)出更緊湊、能效更高或性能更強(qiáng)的單元結(jié)構(gòu)。2nm工藝集成了第三代偶極子技術(shù)，包括N型和P型，支持六個(gè)不同的電壓閾值（6-Vt），范圍覆蓋200mV。這些技術(shù)改進(jìn)顯著提升了N型和P型納米片晶體管的I/CV速度，分別達(dá)到了70%和110%的增長(zhǎng)。
在能效方面，與傳統(tǒng)的FinFET晶體管相比，臺(tái)積電2nm工藝的納米片晶體管在低電壓（0.5-0.6V）環(huán)境下表現(xiàn)出色，頻率提升約20%，同時(shí)待機(jī)功耗降低了約75%。SRAM的密度也達(dá)到了前所未有的高度，每平方毫米約38Mb。為了進(jìn)一步提升能效，臺(tái)積電采用了創(chuàng)新的MOL中段工藝和BEOL后段工藝，電阻降低了20%。
工藝復(fù)雜度的降低也是此次臺(tái)積電2nm工藝的一大亮點(diǎn)。第一層金屬層（M1）的制造過(guò)程得到了簡(jiǎn)化，現(xiàn)在僅通過(guò)一步蝕刻（1P1E）和一次極紫外（EVU）曝光即可完成，大幅減少了工藝步驟和所需的光罩?jǐn)?shù)量。對(duì)于高性能計(jì)算應(yīng)用，新工藝還引入了高性能的SHP-MiM電容，其容量達(dá)到了每平方毫米約200fF，為實(shí)現(xiàn)更高的運(yùn)行頻率提供了有力支持。
臺(tái)積電自豪地宣布，自28nm工藝以來(lái)，經(jīng)過(guò)六代工藝的持續(xù)改進(jìn)，單位面積的能效比已經(jīng)實(shí)現(xiàn)了超過(guò)140倍的提升。這一成就不僅展示了臺(tái)積電在半導(dǎo)體制造技術(shù)領(lǐng)域的深厚積累，也為其在未來(lái)的市場(chǎng)競(jìng)爭(zhēng)中奠定了堅(jiān)實(shí)的基礎(chǔ)。
