8 月 23 日消息 據(jù)外媒 Wccftech 消息，臺積電近期公布了 CoWoS 封裝技術的路線圖，并公布第五代 CoWoS 技術已經(jīng)得到應用并量產(chǎn)，可以在基板上封裝 8 片 HBM2e 高速緩存，總?cè)萘靠蛇_ 128GB。
臺積電的這項技術已近發(fā)展了多年，CoW(Chip on Wafer) 意味著在基板上封裝硅芯片;而 WoW(Wafer on Wafer)意味著在基板上再層疊一片基板。
官方表示第 5 代技術的晶體管數(shù)量是第 3 代的 20 倍。新的封裝技術增加了 3 倍的中介層面積，使用了全新的 TSV 解決方案，更厚的銅連接線。目前，這項技術已經(jīng)用于制造 AMD MI200“Aldebaran”專業(yè)計算卡，其中封裝了 2 顆 GPU 核心、8 片 HBM2e 緩存。
路線圖顯示，臺積電第 6 代 CoWoS 封裝技術有望于 2023 年推出，其同樣在基板上封裝 2 顆運算核心，同時可以板載多達 12 顆 HBM 緩存芯片。
臺積電還表示，新技術同時也使用了性能更好的導熱方式，第 5 代技術使用了金屬導熱材料，熱阻降低至此前的 0.15 倍，有助于這類高性能芯片散熱。
IT之家獲悉，AMD 在 7 月末透露，采用 CDNA 2 架構(gòu)的 Instinct MI200 Alderbaran 計算卡已經(jīng)出貨并交付。這款產(chǎn)品擁有多達 256 個計算單元(CU)，總計 16384 個流處理器，同時還具備 16 個 SE 著色器單元。
臺積電 CoWoS 技術的具體實現(xiàn)方法：
以下為臺積電 CoWoS 技術的詳細說明：
從官方資料顯示，2022 年將會推出 5nm、3nm 制程的芯片，同時芯片之間互聯(lián)導線的間距也將逐步減小，從 9 微米降低至 0.9 微米，預計在 2035 年之前實現(xiàn)這一目標。
